Bài viết
Về một giải pháp cứng hóa phép tính lũy thừa modulo
- Trần Văn Thăng · TCATTT (VN)
- Hoàng Văn Thức (VN)
Tóm tắt
Tóm tắt -Nam tính bị giảm cân modulo là nam tính Cạn là một trong những thứ khác nhau. Thời gian thi đấu của bạn là trò chơi, trò chơi, trò chơi, trò chơi, trò chơi điện tử Trọng tâm có thể bị giảm cân. Trong nội bộ của chúng tôi Nam tính chỉ có chế độ tối ưu và thiết kế theo chiều dọc 20 bit bit, chip FPGA XC7z045.
trừu tượng- lũy thừa mô đun là hoạt động cơ bản trong thuật toán mã hóa RSA. Đây là một thuật toán phức tạp, tiêu tốn tài nguyên và thời gian để thực hiện (đặc biệt là với số lượng lớn). Phần cứng thực hiện lũy thừa mô-đun trên FPGA sẽ tăng tốc độ, giảm thời gian tính toán theo yêu cầu của thực tiễn. Trung tâm của toán hạng mô đun là phép nhân mô đun số lượng lớn. Trong bài báo này, chúng tôi đã trình bày giới thiệu, phân tích, chọn thuật toán lũy thừa mô đun và phép nhân mô đun Montgomery dựa trên một số nghiên cứu công khai trên thế giới. Hoạt động lũy thừa mô-đun được triển khai với ngôn ngữ phần cứng HDL Verilog với mô-đun được chọn là 2048 bit, chip XC7z045 chip chip.
Lượt tải theo tháng
Di chuột vào cột để xem số lượt tải.
Cách trích dẫn
Trần Văn Thăng, Hoàng Văn Thức (2020). Về một giải pháp cứng hóa phép tính lũy thừa modulo. Tạp chí Khoa học và Công nghệ trong lĩnh vực An toàn thông tin, 2(8), 45-51. https://doi.org/10.54654/isj.v8i2.32
Tài liệu tham khảo
- 1.[1]. A. Menezes, P. van Oorschot and S. Vanstone.. "Handbook of Applied Cryptography", CRC Press, 1996.
- 2.[2]. Ranjeet Behera, Pradhan Abhisek, “FPGA Implementation of RSA algorithm and to develop a crypto based security system”, National Institute of Technology, Rourkela, 2012-2013.
- 3.[3]. D. J. ANITHA, G. SUJATHA, P. JAYARAMI REDDY, “High Speed Low Cost New Semi Carry Save Adder Montgomery Modular Multiplier”, International Journal of Scientific Engineering and Technology Research, 2016.
- 4.[4]. Mclvor, Ciaran, Maire McLoone, and John V. McCanny. "Fast Montgomery modular multiplication and RSA cryptographic processor architectures.", Signals, Systems and Computers, 2004. Conference Record of the Thirty-Seventh Asilomar Conference on. Vol. 1. IEEE, 2003.
- 5.[5]. FIPS PUB 186-4. “Digital Signature Standard (DSS”). July, 2013